

Titulli i lëndës: Elektronika Digjitale
Course code: 5E-2 (EAR2024 BSc)

Informatat themelore për lëndën	
Njësia akademike:	Fakulteti i Inxhinierisë Elektrike dhe Kompjuterike
Titulli i lëndës:	Elektronikë Digjitale
Niveli:	Bachelor
Statusi i lëndës:	Obligative
Viti i studimeve:	Viti i tretë
Numri i orëve në javë:	2+0+2
Kreditë ECTS:	6
Koha / Vendi:	NA
Mësimdhënësi:	Prof. Dr. Sabrije Osmanaj
Të dhënat kontaktuese:	Sabrije.osmanaj@uni-pr.edu ,
Përshkrimi i lëndës:	Konceptet hyrëse, qarqeve logjike MSI, vonesat kohore FF, hyrje në HDL dhe mjete CAD, projektimi i qarqeve digjitale me Verilog HDL. Analiza e qarqeve sekuenciale me diagrame të gjendjeve, makinat me gjendje të fundme, rreziqet në qarqet digjitale. Familja e qarqeve logjike të ndryshme, karakteristikat TTL. Projektimi i qarqeve me HDL. Pajisjet memoruese, pajisjet logjike të programueshme, PLA, FPGA.
Qëllimet e lëndës:	Qëllimi kryesor i kursit është studimi i parimeve dhe aplikimi e elektronikës moderne digjitale. Kursi do të përfshijë bazat e projektimit të sistemeve digjital, duke përdorur dy teknika tradicionale dhe moderne të projektimit. Konceptet hyrëse të përshkrimit të Gjuhës Hardware (HDL) do të mësohen dhe qarqe digjitale do të ndërtohen duke përdorur Verilog HDL.
Rezultatet e pritshme të nxënies:	<ul style="list-style-type: none">- të shpjegojë funksionin themelor të blloqeve ndërtuese kombinuere dhe sekuenciale dixhitale.- Të analizojë dhe projektojë qarqe logjike kombinuere dhe sekuenciale.- Përshkruani sjelljen e komponentëve digjitale dhe blloqeve të ndërtimit me gjuhën e përshkrimit të harduerit.- Simuloni me mjete kompjuterike përshkrimin e një sistemi digjital dhe zbatoni dizajnin në logjikën e programueshme.

	<ul style="list-style-type: none"> - të bëjë prototipimin, testimin dhe zgjidhjen e problemeve të sistemeve dgjhitale. - të shpjegojë funksionin, funksionimin dhe paraqitjen e sistemeve të ndryshme të memories. - të përdorë mjetet moderne të zhvillimit për të projektuar qarqe komplekse digjitale. - Analizoni sintaksën dhe sjelljen e gjuhës VHDL. - Dizajnoni qarqe logjike kombinuere dhe sekuenciale duke përdorur VHDL. - Simuloni dhe bëni një sintezë dizajnesh duke përdorur Array Gate Programmable Field
--	----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Rëndësia dhe Aktualiteti i Lëndës	
------------------------------------------	--

Ngarkesa e studentit (duhet të jetë në përputhje me Rezultatet e Nxënies të studentit)

Aktiviteti	Orë mësimore	Ditë/Javë	Gjithsej
Ligjëratat	2	15 javë	30 orë
Teori/Punë në laborator/Ushtrime	2	15 javë	30 orë
Punë praktike	1	2 ditë	2 orë
Përgatitje për test intermediar	0.25	12 javë	3 orë
Konsultime me mësimdhënësin	0.25	12 javë	3 orë
Puna në terren	1	2 javë	2 orë
Testi, punimi seminarik	2	5 ditë	10 orë
Detyrë shtëpie	2	5 ditë	10 orë
Mësimi individual (në bibliotekë apo në shtëpi)	3	5 ditë	15 orë
Përgatitja për provimin final	3	3 ditë	9 orë
Koha e vlerësimit (testi, kuizi, provimi final)	1	5	5 orë
Projektet, prezantimet, etj.	2	15 javë	30 orë
Shto ndonjë aktivitet tjetër që nuk është në tabelë...			

Total			149
--------------	--	--	------------

Metodat e mësimdhënies:	<i>(Ligjëratat, ushtrimet gjatë orëve të mësimit duke përdorë materiale të ndryshme, punë në grup prej 2-3 studentëve në një projekt (punë e pavarur), detyrë shtëpie individuale).</i>
Metodat e vlerësimit:	<i>(Kufiri i kalueshmërisë së lëndës është 50%. Detyrat individuale të kryera në klasë 30%; Detyrat individuale të kryera në shtëpi 30%; Vlerësimi nga testet 40%)</i>

Literatura primare:	<ul style="list-style-type: none"> - Thomas L. Floyd, Digital Fundamentals, 11th Edition, Pearson, 2015. - Stephen Brown and Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw-Hill Higher Education, 2023 - Volnei A. Pedroni, Digital electronics and design with VHDL, Morgan Kaufmann, 2008
Literatura shtesë:	<ul style="list-style-type: none"> • Anil K. Maini, Digital Electronics: Principles And Integrated Circuits 1st Edition, Wiley India, 2008 • Roger L Tokheim, Digital Electronics: Principles and Applications 8th Edition, Mc Graw Hill, 2008. • G. K. Kharate, Digital Electronics, Oxford University Press, 2012 • U.A.Bakshi, A.P.Godse, Analog And Digital Electronics, Technical Publications Pune, 2009, 2009

Hartimi i planit mësimor

Java	Titulli i ligjëratës
Java 1:	Njoftim me lëndën dhe kërkesat e lëndës
Java 2:	Qarqet bazë aritmetike dhe standarde të logjikës kombinuere, duke përfshirë mbledhësit dhe shumëzuesit dhe operacione të tjera të kërkuara PLA dhe ALU
Java 3:	Elementet standarde sinkrone: regjistrat, regjistrat e ndërrimit dhe numëruesit. Shembuj të projektimit të qarqeve logjike sinkrone që përmbajnë regjistra, shift regjistra dhe numërues. Shembuj të projektimit të qarqeve sekuenciale sinkrone të bazuara në logjikën e kombinimit duke përdorur elementë memorie (d.m.th., flip-flops).
Java 4:	Dizajni i qarkut sekuencial asinkron si një qark kombinimi. Projektimi dhe analiza e qarqeve logjike sekuenciale asinkrone.

Java 5:	Makinat e gjendjeve: Makinat me gjendje të fundme (FSM) dhe ASM, grafikët ASM, shënimet, ndërtimi i grafikut ASM dhe realizimi për qarqet sekuenciale, Gjeneratori i sekuencave, Llojet e numëruesve.
Java 6:	Hyrje në gjuhët e përshkrimit të harduerit (HDL) dhe dizajnin e bazuar në HDL, variablat VHDL, sinjalet dhe konstantat, vargjet, operatorët VHDL
Java 7:	Shprehje, Subjektet, specififikimet e arkitekturës. Instantimi i komponentit. Përshkrimi VHDL i rrjeteve kombinuere, modele VHDL për një multiplekser
Java 8:	Modelimi i një makine sekuenciale, modeli VHDL për një numërues, Sinteza e qarqeve të kombinuara dhe sekuenciale.
Java 9:	Pajisjet Logjike të Programueshme ROM si PLD, Vargu Logjik i Programueshëm (PLA), Logjika e Vargjeve të Programueshme (PAL), Projektimi i qarqeve të kombinuara duke përdorur PLD.
Java 10:	Familjet logjike - Klasifikimi i familjeve logjike: Familjet logjike unipolare dhe bipolare, Karakteristikat e IC-ve digjitale: Shpejtësia, shpërndarja e fuqisë, fan-out, parametrat e rrymës dhe tensionit, Imuniteti ndaj zhurmës, diapazoni i temperaturës së funksionimit, kërkesat e furnizimit me energji elektrike.
Java 11:	Logjika transistor-transistor: Funksionimi i TTL, TTL me tërheqje aktive, TTL me dalje kolektori të hapur, Schottkey TTL, karakteristikat TTL, seritë TTL 5400/7400,
Java 12:	CMOS: Inverter CMOS, karakteristikat CMOS, konfigurime CMOS- Logjika me tela, me dalje të hapura, Ndërfaqja: TTL në CMOS dhe CMOS në TTL. Tristate Logic dhe Tristate TTL inverter.
Java 13:	Dizajnimi me pajisje logjike të programueshme: memorie vetëm për lexim (ROM, EPROM, EEPROM/FLASH), vargje logjike të programueshme (PLA),
Java 14:	Logjika PLA, Projektimi me FPGA, FPGA të serisë Xilinx 4000
Java 15:	Provimi final

Politikat akademike dhe Kodi i Sjelljes

Ora mësimore fillon dhe përfundon me kohë.

Mjetet që përdorën gjatë orëve të mësimit duhet të pastrohen dhe të ruhen në fund të orës mësimore.

Telefonat mobil/të mençur dhe pajisjet tjera elektronike (p.sh. iPod-ët) duhet të fikën (apo të kurdisen në vibrim) dhe të mos ekspozohen gjatë orëve të mësimit.

Laptopët dhe kompjuterët tabletë lejohen të përdorën vetëm në heshtje; aktivitetet tjera siç janë kontrollimi i e-mailit personal apo shfletimi i ueb-faqeve në internet janë të ndaluara.