

Titulli i lëndës: **Projektimi digjital**

Kodi i lëndës: **2-1 (EAR2024 MSc)**

Informatat themelore për lëndën	
Njësia akademike:	Fakulteti i inxhinierisë elektrike dhe kompjuterike
Titulli i lëndës:	Projektimi digjital
Niveli:	Master
Statusi i lëndës:	Obligative
Viti i studimeve:	Parë
Numri i orëve në javë:	2+0+2
Kreditë ECTS:	6
Koha / Vendi:	N/A
Mësimdhënësi:	Milaim Zabeli
Të dhënat kontaktuese:	milaim.zabeli@uni-pr.edu
Përshkrimi i lëndës:	Elementet e qarqeve logjike, projektimi i qarqeve logjike sinkrone dhe asinkrone. Implemetimi i qarqeve digjitale (numëruesve, regjistrave) me module të larta duke shfrytëzuar qarqe të integruara me funksione fikse (sinkrone dhe asinkrone). Projektimi VHDL, kodet për funksionet e portave logjike të thjeshta. Projektimi (dizajnimi) i qarqeve logjike kombinuere me VHDL. Dizajnimi i qarqeve bistabile memoruese me VHDL. Dizajnimi i makinave të gjendjeve të thjeshta me VHDL (modelimi sipas sjelljes, rrjedhjes dhe struktural). Dizajnimi i qarqeve digjitale në nivel algoritmik dhe RTL. Qarqet PLD të programueshëme. Bazat e qarqeve të programueshëme FPGA. Dizajnimi i makinave komplekse të gjendjeve me VHDL.
Qëllimet e lëndës:	Dizajnimi i qarqeve dixhitale komplekse duke përdorur mjete të avancuara të projektimit; përshkrimi i sistemit RTL dhe dizajni i sistemit dixhital duke përdorur qasjen HDL.
Rezultatet e pritshme të nxënies:	Pas përfundimit të këtij kursi, studenti do të jetë në gjendje: <ul style="list-style-type: none">• Dizajnimin (projektimin) i qarqeve dixhitale bazike.• Dizajnimin (projektimin) i qarqeve dixhitale komplekse duke përdorur vegla të avancuara të projektimit në një nivel më të avancuar.• Dizajnimi me VHDL,• Kuptimi i procedurave dhe metodave (stileve) të dizajnit të qarqeve digjitale.• Dizajnimin (projektimin) e makinave të gjendjeve për raste specifike.

	<ul style="list-style-type: none"> • Dizajnimin e qarqeve konvencionale dhe jokonvencionale sekuenciale • Të dizajnoj qarqe PLD.
Rëndësia dhe Aktualiteti i Lëndës	Të dizajnoj qarqe logjike të thjeshta dhe komplekse përmes gjuhëve për përshkrim të harduerit kompjuterik

Ngarkesa e studentit (duhet të jetë në përputhje me Rezultatet e Nxënies të studentit)

Aktiviteti	Orë mësimore	Ditë/Javë	Gjithsej
Ligjëratat	2	15	30
Teori/Punë në laborator/Ushtrime	2	15	30
Punë praktike	2	4	5
Përgatitje për test intermediar	2	2	5
Konsultime me mësimdhënësin	1	5	6
Puna në terren	0	0	0
Testi, punimi seminarik	3	3	10
Detyrë shtëpie	4	3	15
Mësimi individual (në bibliotekë apo në shtëpi)	2	15	30
Përgatitja për provimin final	1	12	15
Koha e vlerësimit (testi, kuizi, provimi final)	1	3	3
Projektet, prezantimet, etj.	2	2	4
Shto ndonjë aktivitet tjetër që nuk është në tabelë...			
Total			150

Metodat e mësimdhënies:	<i>(Ligjëratat, ushtrimet gjatë orëve të mësimit duke përdorë materiale të ndryshme, punë në grup prej 2-3 studentëve në një projekt (punë e pavarur), detyrë shtëpie individuale).</i>
Metodat e vlerësimit:	<i>(Kufiri i kalueshmërisë së lëndës është 50%.) Detyrat individuale të kryera në klasë 30%; Detyrat individuale të kryera në shtëpi 30%; Vijushmëria 10%, Provimi final 30%.</i>

Literatura primare:	<ul style="list-style-type: none"> • Richard S. Sandige, Michael L. Sandige, Fundamentals of Digital and Computer Design with VHDL, McGraw-Hill, New York, NY 10020, 2013, ISBN 978-0-07-338069-8. • Brown, Stephen D. Vranesic, Zvonko G. Fundamentals of digital logic with VHDL design, 2005 McGraw-Hill, ISBN 007-246085-7 • Thomas Floyd, Digital Fundamentals, eleventh edition, Pearson Education Limited, 2015. • Mano, M. Morris, Kime, Charles R. Logic and computer design fundamentals, 2008 Upper
----------------------------	--

	Saddle River : Pearson Prentice Hall, 978-0-13-206711-9
--	---

Literatura shtesë:	
---------------------------	--

Hartimi i planit mësimor		
---------------------------------	--	--

Java	Titulli i ligjëratës	Ushtrimet
Java 1:	Elementet e qarqeve logjike	
Java 2:	Projektimi i qarqeve logjike asinkrone.	
Java 3:	Projektimi i qarqeve logjike sinkrone.	
Java 4:	Implemetimi i qarqeve digjitale (numëruesve) me module të larta duke shfrytëzuar qarqe të integruara me funksione fikse (sinkrone dhe asinkrone)	
Java 5:	Implemetimi i qarqeve digjitale (regjistrave) me module të larta duke shfrytëzuar qarqe të integruara me funksione fikse	
Java 6:	VHDL kodet për funksionet e portave logjike të thjeshta	
Java 7:	Projektimi (dizajnimi) i qarqeve logjike kombinuere me VHDL.	
Java 8:	Projektimi (dizajnimi) i qarqeve logjike kombinuere me VHDL.	
Java 9:	Dizajnimi i qarqeve bistabile memoruese me VHDL	
Java 10:	Dizajnimi i makinave të gjendjeve të thjeshta me VHDL (stilet e projektimit).	
Java 11:	Dizajnimi i qarqeve digjitale në nivel algoritmik dhe RTL	
Java 12:	Qarqet PLD	
Java 13:	Dizajnimi i makinave komplekse të gjendjeve me VHDL	
Java 14:	Dizajnimi i makinave komplekse të gjendjeve me VHDL	
Java 15:	Bazat e qarqeve të programueshëme (FPGA)	

Politikat akademike dhe Kodi i Sjelljes		
--	--	--

Ora mësimore fillon dhe përfundon me kohë.

Mjetet që përdorën gjatë orëve të mësimimit duhet të pastrohen dhe të ruhen në fund të orës mësimore.

Telefonat mobil/të mençur dhe pajisjet tjera elektronike (p.sh. iPod-ët) duhet të fikën (apo të kurdisen në vibrim) dhe të mos ekspozohen gjatë orëve të mësimimit.

Laptopët dhe kompjuterët tabletë lejohen të përdorën vetëm në heshtje; aktivitetet tjera siç janë kontrollimi i e-mailit personal apo shfletimi i ueb-faqeve në internet janë të ndaluara.